# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

8235222

Basic Patent (No,Kind,Date): JP 63237571 A2 881004 <No. of Patents: 002>

MANUFACTURE OF THIN FILM TRANSISTOR (English)

Patent Assignee: SEIKO EPSON CORP Author (Inventor): TAKENAKA SATOSHI

IPC: \*H01L-029/78; H01L-027/12 Derwent WPI Acc No: C 88-319861 JAPIO Reference No: 130044E000030 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 63237571 A2 881004 JP 8772368 A 870326 (BASIC)

JP 2802618 B2 980924 JP 8772368 A 870326

Priority Data (No,Kind,Date): JP 8772368 A 870326 DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

02620671 \*\*Image available\*\*

MANUFACTURE OF THIN FILM TRANSISTOR

PUB. NO.:

**63-237571** [JP 63237571 A]

PUBLISHED:

October 04, 1988 (19881004)

INVENTOR(s): TAKENAKA SATOSHI

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

62-072368 [JP 8772368]

FILED:

March 26, 1987 (19870326)

INTL CLASS:

[4] H01L-029/78; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E, Section No. 710, Vol. 13, No. 44, Pg. 30, January

31, 1989 (19890131)

#### **ABSTRACT**

PURPOSE: To reduce a threshold voltage Vth with a sharp rise by channel-doping it before a gate electrode is formed to form a light P-type polycrystalline silicon.

CONSTITUTION: After an island 1-2 of an undoped polycrystalline silicon thin film is formed on an insulating transparent substrate 1-1, boron of P-type impurity is channel-implanted to the polycrystalline silicon to form a light P-type polycrystalline silicon. Then, after a gate oxide film 1-4,

a gate electrode 105 are formed, it is conducted in a hydrogen plasma processing step, a hydrogen ion implanting step or a plasma nitride film forming step. Thus, a CMOS polycrystalline silicon thin film transistor having excellent characteristics in which the rise of a subthreshold region becomes sharp, the absolute value of Vth is reduced, the magnitudes of the absolute values of Vth of N-channel and P-channel coincide can be performed.

#### 19日本国特許庁(JP)

m 特許出願公開

### ⑫ 公 開 特 許 公 報 (A)

昭63-237571

⑤Int Cl.⁴

識別記号

庁内整理番号

43公開 昭和63年(1988)10月4日

H 01 L 29/78 27/12

3 1 1

Y-8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全4頁)

**匈発明の名称** 薄膜トランジスタの製造方法

②特 顋 昭62-72368

❷出 願 昭62(1987)3月26日

**@発明者 竹中** 

敏 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

の出 願 人 セイコーエプソン株式

東京都新宿区西新宿2丁目4番1号

会社

20代 理 人 弁理士 最 上 務 外1名

外 何 世

1. 范明の名称

双版トランサスタの製造方法

2. 特許請求の範囲

絶縁性透明基板上に、 N チャネル多結品シリコン 関 以トランツスタとを介する C M O S 型多結品シリコン の 以 F ランツスタにおいて、 ゲートで 低 F で な ア・ネル ア・ボー で ングする T を で な ア・ドで 低 F で な な に 水 素 ブラズマ 処 町 工 程 る な い は ブラズマ 監 化 以 び 成 工 程 と を 符 数 と する 可 数 トランスクの 製 造 方法。

3. 発明の詳細な説明

(在築上の利用分野)

本気可は、 透明性 絶報 括板 上に 形成される ア クティブマトリクス あるいは イメーツセンサーの 餌

沿 の ス イ ッ チ ン グ 於 子 あ る い は 駆 動 川 回 路 に 川 い ら れ る C M O S ( C o m P l c m e n t a r y ー M e t a l - O x i d e - S e m i c o n d u c t o r) 型 多 粘 品 ン リ コン 移 鸛 ト ラ ン ジ ス タ に は い て 、 低 駆 動 位 正 で 大 電 液 が 得 ら れ 、 さ ら に 両 チ ル ト ラ ン ジ ス タ の ス レ ッ シ ま ル ド 位 正 の 絶 対 位 が 一 致 す る C M O S 型 多 粘 品 ン リ コ ン 7 取 以 ト ラ ン ジ ス タ 及 び そ の 製 造 方 法 に 四 す る。

#### 特開昭63-237571(2)

でも代表的な方法が、水祭プラズマ処型(たとえば、応川物型学会・1986年秋学大会予研集、 ののでは、で子材料1981年1月号p124参照)あるいはプラズマ室化版の形成(低子型信学会技術研究報告SSD83-75.23ペーツ)である。これらの方法を用いるとスレッシュキルドで に(以下Vthと記す。)の絶対値が小さくなり サブスレッシュキルド領域の立ち上がりが急し。 んになる。

(発明が解決しようとする問題点)

しかし、前述の従来技術では、Vihのシットという問題が無視できなくなる。つまりNチャキルトランツスタがデブレッション方向にシットしてOFFリーク低流が上昇し、Pチャキルトランツスタがエンハンスメント方向にシットすると技術研究報告SSD83~75.23ペーツ参照)この町囚としてはブラズマにさらされるびにより、ゲート機化販中に正の固定価格が形成され、チャ

キル部が常に負に誘起されているみだと考えられる。 従って、多結品シリコン母級をあらかじめり型にしておけば、水器ブラズマ処理による前述のようなトランジスタ特性のシフトの問題を解決できる。

本 解 明 は 、 こ の よ う な 水 煮 ブ ラ ズ マ 処 即 工 程 あ る い は ブ ラ ズ マ 処 即 工 程 あ る い は ブ ラ ズ マ 空 化 胶 形 成 工 程 に 共 な う ト ラ ン ツ ス ク 特 性 の 32 常 シ フ ト の 問 題 を 解 決 し 、 V t h の 絶 対 値 が 小 さ く て サ ブ ス レ ァ ン ュ ま ル ド 領 域 の 立 ち 上 が り が 急 し ゥ ん で き ら に ቦ チ + ネ ル 及 び N チ + ネ ル 共に そ の V t h の 絶 対 値 が ほ ぼ 等 し い C M O S 型 多 結 品 シ リコ ン 母 胶 ト ラ ン ジ ス タ を 提 供 す る こ と を 目 的 と し て い る 。

(問題点を解決するための手段)

て、ゲート 電極形成的に、ポロンをチャネルドービングする工程と、ゲート 電極形成後に水素ブラズマ処理工程あるいは水素イオン 打込み工程あるいはブラズマ 室化 既形成工程とを介することを特徴とする。

(災施例)

によりゲート酸化脱1-4を形成する。ゲート酸 化版形成後にチャネルドーピングする方法もある が、この場合ゲート酸化胶へのイオン打込みによ るグメージが考えられ (たとえば心川物型、第5 4番、卸12号、1268ページ 1985年公 が予知される。従って、本実施例のようにゲート 酸化酸形成前にチャネルドーピングするほうが良 いものと考えられる。 屛図(c)、(d)は C M O S 構造を製造する一般的な工程である。1-5 はゲート低揺であり、旅ゲート電極をマスクと し、ポロン及びリンを選択的にイオン打込みし、 ソース及びドレイン部を形成する。(d)に示す ようにPチャネル多粒品シリコン母級トランジス タ1-8及びNチャネル多結品シリコン深降トラ ンツスタ1-9を形成する。1-6はポロン打込 み領域、1-7はリン打込み領域を示す。水器イ オン打込み方の場合はここの状態で行なう。次に 周問絶報既を形成する。 紋周問絶縁終としてブラ ズマ立化版 Si. N. を用いると多指品シリコン

#### 特開昭63-237571(3)

の水水化が必問地は紅形成と同時に速成される。
同図(c)に示すように周囲地は紅瓜につて水系でで
リンの「ロー」になった。 1 ー 1 1 は水水でラスマに
カカルをした反応性の高い水水でランカルを示して
いる。水水でラズマは、平行平のでしたがの中でで
では、コンククトに低を形成した彼に行なっても、

(強明の効果)

止することができる。従って、水沿ブラズマ処理 による多特品シリコンの欠陥の低級という最所を 及大阪に利用することが可能となった。つまり、 サブスレッシュホルド領域の立ち上がりがなしゃ んとなり、Vihの絶対質が低級され、しからN チャネル、トチャネル共にそのVthの絶対何の 大きさが一致するというすぐれた特性を持つCM 0 5 型多結品シリコン 豚 口トランジスクの 災 刄が 可能となる。第2回にNチャネル多格品シリコン この図は范明者が実験して存たデータである。模 勧はゲートとソース同位圧 V c s であり、たて他 はドレイン低波1。。の対数である。顔定はドレ インとソース間位圧V。。を5 Vで行なった。破 ね2-1の曲線が従来方法による結果であり、実 ね2-2の血線がポロンのチャネルドーピングを 行なった本苑明の尖遮例による結果である。ただ し、チャネルドーピングはゲート酸化塩形成役に 行ない、打込み立はポロン5×10' ' c m ' ' である。これらの特異からわかるように、健米方

法ではNチャネル多指品シリコン序以トランジスタがアブレッション方向に異常にシフトするのに対し、本語明の結果は、まったくシフトしておらず本発明の効果は非常に大きいものである。

以上述べたように、本効明によれば、立ち上がりが立しゃんでVihが小さくてOFFリークで
込が小さくてさらにNチャキルとPチャキルのVihの絶対値がほぼ一致したすぐれたCMOS型
多結品シリコン球はトランジスクを実現すること

を可能にするので、イメータセンサーなどのデバイスの高速動作低消費電力化及び高信気化などの要求項目に対し非常に大きな効果をもたらするのである。

4. 図面の簡単な説明

第1回(a)から(c)は、本効明におりるC MOS型多結品シリコン原収トランジスクの工程 関である。

1-2;多特品シリコン

1-3;# = > 4 - 4

1-5:ゲート位極

1-11;水滑ラジカル


2-1;従米例によるトランプスタカーブ

2-2;本苑明夬總例によるトランジスタカー

以上

1

### 特開昭63-237571(4)



第 1 図

